加入收藏 
设为首页 
联系我们 
  2024年11月27日 星期三 您位于: 首页 → 新闻博览  
 新闻博览
   第二十六届高交会盛...  11/15
   九号公司卡丁车产品...  11/12
   四川城市职业学院产...  11/06
   脑机海河实验室团队...  11/03
   长沙“公交医生”一...  10/25
   全国七成左右发明专...  10/19
   庞代文:让微小量子...  10/14
   山西省以科技创新塑...  10/07
   刘珈岩:热爱发明的...  10/05
   1979年至2023年我国...  10/01
   这个科技领域的职业...  09/20
   2024年芬兰千年技术...  09/05
   2023年我国经济发展...  09/01
   九阳:发明了一个产...  08/31
   浙江一本科生团队研...  08/27
   有效发明专利量达61...  08/23
   2024年宋庆龄少年儿...  08/19
   晶体管家族增添新成...  08/16
   平湖曹桥开展“四大...  08/13
   我国科学家成功开发...  08/09
   首页 [1] [2] [3] [4] [5] 尾页 
   页次:1/369 737420篇/页
   
  浏览工具:缩小字体放大字体缩小行距增加行距 返回上一页 发布人:patent  我要发布信息
美专家发明多核内存芯片架构 实现并行访问2008/01/19
    
【赛迪网讯】1月19日消息,据外电报道,据密码专家Joseph Ashwood称,在21世纪,微处理器厂商开始采用多内核结构执行并行计算。然而,内存芯片结构却没有跟上这种变化。他说,他已经创建了一种新的21世纪的内存芯片架构,通过并行、同时访问多个内存芯片的方法来满足多内核芯片的需求。


Ashwood是住在美国加州Gilroy的一位独立安全密码专家和设计顾问。他说,他的内存架构采用了光纤通道技术中的一些功能。这种内存架构可并行访问内存芯片的存储单元,打破串行访问的瓶颈。这种瓶颈阻碍了闪存的应用。这种架构适用于任何内存芯片的存储单元。Ashwood的内存架构把单个内存芯片上的存储阵列旁边的智能控制器电路集成在一起,提供并行访问数百个同时进行的流程,从而提高数据吞吐量和降低平均访问时间。


Ashwood说,同DDR内存相比,他的架构是深入到内存芯片内部,重新组织访问存储单元的方式,从而更有效地使用这些存储单元。数据传输速度将更快。他说,DDR2内存的数据传输速度最快为每秒12GB,而其内存架构在存储单元中使用闪存等技术时的数据传输速度可达到每秒16GB。


美国卡耐基-梅隆大学已经证实,Ashwood的内存架构确实是内存设计的一个突破。


不过,Ashwood承认,他的内存架构还存在两个缺陷。第一,这个架构仍然只是纸上的设计,目前仅仅完成了软件模拟。第二,他的架构的并行访问开销稍微降低了单个存储单元的访问速度,尽管许多并行访问通道抵消了这个问题。

登一年送一年
免责条款 | 友情链接 | 系统管理 | 返回页首|
版权所有:发明专利技术信息网 ©1999-2024

网站联系邮箱 E-mail:hangzhou@vip.sina.com
信息产业部网站ICP备案序号:皖ICP备11003032号-6

友情链接                  
除尘滤芯 您的位置 您的位置 您的位置 您的位置 您的位置 您的位置 您的位置