返回上一页 发布人:patent
我要发布信息
| 系统层级的静电防护 | 发布于:2015/11/02 | |
| ESD（Electrostatic Discharge）即静电放电：两个带不同静电电量的物体，通过直接接触或静电电场的作用会使两个物体的静电电荷发生位移，当静电电场达到一定强度，两个物体之间的介质被击穿而产生放电，这就是ESD的全过程。本书讨论了模拟集成电路和系统设计时所遇到的系统级ESD防护问题，集中讨论了半导体集成电路（IC）嵌入式组装的设计和芯片上系统层级的保护与IC系统的协同设计。读者能够将系统层级的ESD防护措施应用到IC级保护，这样就可以减少或消除印制电路板（PCB）上为ESD防护要求而安装的附加独立器件。 作者基于IC系统静电防护的协同设计采用系统的方法详细介绍了很多实用的集成电路层级的ESD防护测试方法，讨论了IC级和系统层级的ESD防护测试方法之间的相关性，采用一系列有代表性的案例研究对IC级的ESD防护设计进行了说明，这些案例研究都采用了多种数值模拟和静电测量方法进行了分析。IC级ESD防护协同设计的整体方法也采用了静电测试和数值模拟的方法逐步进行了说明。 全书由5章组成：1.系统层级的静电防护设计：详细叙述了芯片层级的ESD防护设计的原理和方法；2.系统层级的测试方法：重点讨论了ESD防护测试的标准和方法；3.芯片上系统层级的静电防护器件：介绍了芯片上ESD防护设计的重要材料、高低压静电防护器件和ESD防护单元设计原则；4.系统层级的压力封闭：讨论了传统的输入输出封闭、高压封闭和瞬态诱发封闭及其具体应用；5.集成电路和系统静电防护协同设计：重点讨论了IC级ESD防护设计的建模和仿真，介绍了IC和系统ESD防护协同设计的概念和方法。 本书为系统层级的IC的芯片层级的ESD防护设计提供了一种系统的解决方案，阐述了一种使用外部系统层级的ESD防护组件和芯片级ESD防护结构的系统级协同设计方法论，综合叙述了晶圆层级的和组件层级的测试方法和数值模拟方法。对于任何一个开发系统层级的芯片和系统层级的封装的科研人员，本书对其解决系统层级的ESD防护问题都有重要的参考价值。可作为电力电子、半导体制造、静电防护等领域的研究生和科研人员阅读和参考。 郑耀昕，硕士研究生 （中国科学院空间科学与应用研究中心）来源：国外科技新书评介 |
||
